60进制减法计数器的VHDL描述急……
问题描述：
60进制减法计数器的VHDL描述
急……
答
LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY subcnt60 ISPORT(clk,reset:IN STD_LOGIC;co:OUT STD_LOGIC;qh,ql:BUFFER STD_LOGIC_VECTOR(3 DOWNTO 0));END subcnt60;ARCHITEC...