vhdl 中 一撇 如下图.麻烦解释下“clk'event”是什么意思.

问题描述:

vhdl 中 一撇 如下图.麻烦解释下“clk'event”是什么意思.
第40行

信号名'EVENT AND 信号名='1' 功能是检测上升沿
信号名'EVENT AND 信号名='0' 功能是检测下降沿
信号名'EVENT 信号发生跳变,AND 信号名='1' 且跳变后是1,那么它是上升沿,
同理有下降沿