为什么TTL与非门输入悬空相当于输入高电平?

相关推荐

• 谁给我分析大学数字电路题目一、填空题：（每空1分,1、数字逻辑电路按其功能可分为（ ）和（ ）两大类.2、“与非”门的逻辑功能是有0出（ ）,全1出（ ）.3、TTL门电路的工作电源电压均为（ ）,TTL门电路输入端悬空相当于接（ ）电平.4、n个变量的函数的全体最小项之或恒为（ ）,任何两个最小项之与恒为（ ）.5、数据选择器也叫（ ）,是（ ）个数入数据对（ ）个输出端.6、触发器按逻辑功能可分为（ ）、（ ）、（ ）和（ ）等四种.7、边沿触发器可避免电位式触发器多次（ ）和（ ）的弊端.8、时序逻辑电路当前输出不仅与当时的（ ）有关,而且还与过去时刻的（ ）有关.9、施密特触发器具有（ ）特性.二、证明题：（每小题10分,1、A+BC=（A+B）（A+C）[u] [/u] [u] [/u] 2、AB+ AC+BCD=AB+AC 三、化简题：（每小题10分,[u] [/u] 1、F= ABC+A+B+C （代数法）2、F=（A、B、C）= m（3、5、6、7） （卡诺图法,要求画出卡诺图）四
• 数字电路习题TTL与非门的3输入端A,B,C在C输入端接一电阻到地,要实现F=AB(AB上有一个横线),Ra的取值应：答案是大于2K欧我想问的是既然要在C上接电阻,为什么要问Ra的取值?是不是应该是Rc的取值?是相当于悬空吗?还是别的?
• 数字电路判断题1将TTL与非门作非门适用,则多余输入端应全部接高电平.（）2多个OC门的输入端可以并联在一起,实现线与逻辑（）3异步时序电路具有统一的时钟CP控制（）4在时序逻辑电路中,输出状态是有输入信号决定的和电路原来的状态无关（）5数字电路中用1和0分别表示两种状态,二者无大小之分（） 刷分狗请绕行!请说明理由 朋友
• 数字电路的试题十进制数56的十六进制数是_____,8421BCD码是____判断题1.BCD码即8421码( )2.CMOS与非门和TTL与非门的逻辑功能不一样 ( )3.两变量的"异或逻辑"和"同或逻辑"互为反函数( )4.三态门是三值逻辑门( )5.可以将或非门多余的输入端悬空( )6.卡诺图化简逻辑函数结果是唯一的( )7.凡是译码器和显示器之间经须加驱动器( )8.二进制数1001和二进制代码1001都表示十进制的数9( )9.加法器是数字电路中最基本的数字部件( )10.具有记忆功能的各类触发器是构成时序逻辑电路的基本单元( )11.具有移位功能的寄存器,叫做移位寄存器( )12.计数器可以用作分频器和定时器( )13.十进制数化为二进制数的方法为除2取余数法( )14.F=AB+CD为与一或表达式( )15.A+AB=A称为吸收法16.用卡诺图化简逻辑函数时,卡诺圈可以任意圈定4个1方格( )17.只有OC门能够把输出端并联再一起( )18.传输门的输入和输出端可以互换使用( )19
• TTL与非门的一个输入端经10欧电阻接地其余输入端悬空输出电平y=?
• 为什么TTL与非门输入悬空相当于输入高电平?
• 对于TTL与非门,输入端悬空相当于按1还是按0,悬空会有什么问题,怎样解决
• 在实验中,为什么TTL与非门输入端接入一电阻后,其阻值的大小会影响输出逻辑
• 39、当 TTL 与非门的输入端悬空时相当于输入为( ).
• 对于TTL与非门来说为什么输入端接10k的电阻到地属于高电平
• TTL与非门的一个输入端经10欧电阻接地其余输入端悬空输出电平y=?
• 39、当 TTL 与非门的输入端悬空时相当于输入为( ).A.逻辑 1 B.逻辑 0 C.不确定 D.0.5V